BÀI TẬP
ĐIỆN TỬ CƠ BẢN

TRƯƠNG THỊ BÍCH NGÀ

2015

BÀI TẬP CHƯƠNG II

❖ **Phần I: chỉnh lưu:**

1. Cho mạch như hai hình sau, tìm điện áp ra tương ứng



2. Tìm V_o và I_D cho các mạch hình sau



3. Tìm V_{o1} và V_{o2} của các mạch hình sau:



4. Tìm V_o và I_D



5. Cho mạch chỉnh lưu bán kì dương
   a. Vẽ lại dạng mạch.
   b. Nếu diode sử dụng là loại Si và điện áp vào sau khi được hạ áp là 9Vac. hãy vẽ dạng sóng ra tương ứng, tính điện áp ra một chiều trên tải. Nếu mạch kéo tải có giá trị 10Ω, hãy cho biết dòng cực đại qua diode bằng bao nhiêu và áp ngược cực đại trên diode?
6. Cho mạch như hình vẽ, hãy vẽ v_L và i_L



7. Cho mạch chỉnh lưu bán kì âm:
   a. Vẽ lại dạng mạch và dạng sóng ra.
   b. Cho biết áp ra dc bằng bao nhiêu nếu áp vào là 6Vac.

8. Cho mạch chỉnh lưu cầu có điện áp ra dương biết áp vào là 12Vac
   a. Hãy vẽ dạng sóng ra tương ứng
   b. Hãy tính điện áp ra trung bình trong hai trường hợp nếu diode là lý tưởng và diode là Si.
9. Cho mạch như hình vẽ: hãy giải thích nguyên lý của mạch và vẽ dạng sóng điện áp ra tương ứng.



10. Cho mạch như hình vẽ, hãy giải thích nguyên lý của mạch và vẽ dạng sóng điện áp ra tương ứng, tính điện áp dc tương ứng ở ngõ ra.



11. Hãy giải lại bài trên nếu diode là Si.
12. Cho mạch như hình vẽ, vẽ dạng sóng ra và tìm điện áp dc:



13. Hãy giải lại bài 12 nếu diode là Si.
14. Cho mạch chỉnh lưu toàn kì dùng biến áp đôi có điện áp ra có giá trị dương, hãy cho biết để điện áp ra cung cấp cho tải là 12Vdc thì phải dùng nguồn ac cung cấp cho mạch bằng bao nhiêu.
15. Cho mạch chỉnh lưu nguồn đôi. Hãy giải thích và vẽ dạng sóng ra của mạch.

❖ **Phần II: Mạch cổng**

16. Cho mạch như hình vẽ, hãy định dạng cổng và cho biết điện áp ra tương ứng, vẽ quan hệ dạng sóng vào ra:



(a) (b) (c)

❖ **Phần III: mạch xén**

17. Cho mạch như hình vẽ hãy vẽ dạng sóng ra tương ứng



18. Cho mạch như hình vẽ hãy vẽ dạng sóng ra tương ứng nếu dạng sóng vào là $20\cos 100\pi t$ (V)



19. Cho mạch như hình vẽ hãy vẽ dạng sóng ra tương ứng nếu dạng sóng vào là $20\sin 100\pi t$ (V)



20. Hãy vẽ dạng sóng ra của mạch điện sau



21. Hãy đảo chiều diode của mạch bài 20, vẽ dạng sóng ra tương ứng.
22. Hãy vẽ dạng sóng ra của mạch điện sau



23. Hãy vẽ dạng sóng ra của mạch điện sau:



24. Hãy vẽ dạng sóng ra của mạch điện bài 20a nếu mạch kéo tải có điện trở bằng 2.2KΩ.
25. Hãy vẽ dạng sóng ra của mạch hình sau, nếu $v_i = 10sin1000\pi t(V)$:





❖ **Phần IV: Mạch kẹp**

26. Hãy giải thích và vẽ dạng sóng ra tương ứng



❖ **Phần V : Mạch ổn áp dùng diode zener**

27. Cho mạch ổn áp dùng diode zener, Hãy:
    a. Xác định R_L và I_L để áp ra ổn áp tại 10V.
    b. Xác định công suất cực đại của diode zener
    Với I_{ZM} = 32mA, Vi = 70V, Vz = 10V, R_S = 1kΩ.
28. Cho mạch ổn áp dùng diode zener

a. Hãy xác định V_L, I_L, I_R với R_L = 180Ω.
b. Hãy tìm giới hạn của R_L để được công suất cực đại trên Zener P_{Zmax} = 400mW.
c. Xác định giá trị nhỏ nhất của R_L để zener diode có thể hoạt động được ở chế đô ổn áp.
Cho V_Z = 10V, R_S=110Ω, V_i = 70V

29. Cho mạch ổn áp dùng diode zener. Hãy xác định giới hạn của Vi để cho mạch hoạt động ổn áp tại V_L = 9V và zener diode hoạt động không quá công suất. Với R_L = 1kΩ, P_{ZM} = 300mW, R= 100Ω; V_Z = 9V
30. Hãy thiết kế mạch ổn áp có ngõ vào Vi thay đổi từ 30 đến 70V, sao cho ngõ ra có điện áp không đổi Vo = 20V. Từ đó hãy xác định giá trị thích hợp R_S và dòng điện I_{ZMax} . Cho R_L = 1KΩ.
31. Cho mạch ổn áp dùng diode zener có V_Z = 7V; P_{ZM} = 700mW, V_i = 77 ÷ 60V, I_L = 10÷70mA; Hãy tìm giá trị R_S thích hợp để mạch ổn áp.

BÀI TẬP CHƯƠNG 4

Mạch phân cực định dòng

1. Cho mạch như hình 4.1 hãy tìm:

a. Điểm làm việc Q của transistor.

b. Tìm điện áp V_B , V_C và V_E.

c. Viết và vẽ phương trình đường tải DCLL.

2. Cho mạch điên như hình 4.2 tìm I_C, R_C, R_B, V_{CE}
3. Cho mạch điên như hình 4.3. Hãy thiết kế mạch để đạt điểm làm việc theo các thông số trên hình. Biết β = 200.
4.







(4 .1) (4.2) (4.3)

4. Cho mạch điên như hình 4.4.

a. Điểm làm việc Q của transistor.

b. Tìm điện áp V_B , V_C và V_E.

c. Viết và vẽ phương trình đường tải DCLL.

5. Cho mạch điên như hình 4.5. Hãy thiết kế mạch để đạt Q theo yêu cầu.
6. Cho mạch phân cực định dòng có điện trở R_E để ổn định nhiệt. Biết transistor có β = 100, V_{CC} = +12V. Hãy thiết kế mạch sao cho Q nằm chính giữa đường tải DCLL. Với I_{csat} = 10mA.



(4.4)



(4.5)

❖ Mạch phân cực phân áp

7. Cho mạch phân cực như hình 4.6, hãy tìm Q và DCLL.
8. Hãy thiết kế mạch phân cực theo kiểu phân áp cho transistor để có Q(2mA; 6V). Biết transistor có β = 170, và điện áp nguồn cung cấp cho mạch là +12V.
9. Cho mạch như hình 4.7. Hãy tìm giá trị R_1 và R_2 để transistor có I_C = 2mA.
10. Cho mạch như hình 4.8 hãy tìm Q theo phương pháp gần đúng.
11. Giải lại bài 10 bằng phương pháp chính xác. So sánh kết quả với bài 10.
12. Cho mạch như hình 4.9. Tìm Q.



(4.6)



(4.7)



(4.8)



(4.9)

❖ Mạch phân cực hồi tiếp từ Collector

13. Cho mạch như hình 4.10. Tìm Q và DCLL.

14. Cho mạch như hình 4.11. Tìm:

a. Q ?

b. DCLL và ACLL.



(4.10)



(4.11)

15. Tìm giới hạn thay đổi có thể của V_C của hình 4.12

16. Cho mạch như hình 4.13. tìm Q.

17. Cho mạch như hình 4.14, tìm Q.



(4.12)



(4.13)



(4.14)

18. Cho mạch như hình 4.15, tìm Q.
19. Cho mạch như hình 4.16, tìm Q.
20. Cho mạch như hình 4.17, tìm Q.



(4.15)



(4.16)



(4.17)

20. Cho mạch như hình 4.18. Tìm Q.
21. Cho mạch như hình 4.19. Tìm Q.



(4.18)



(4.19)

❖ Hệ số bất ổn định nhiệt

22. Cho mạch điện như hình 4.6. Tìm

a. $S(I_{CO})$
b. $S(V_{BE})$
c. $S(\beta)$
d. Tìm sự thay đổi của dòng I_C khi nhiệt độ thay đổi từ 27°C lên 77°C. Biết transistor có I_{CO} là 0.2μA.

23. Cho mạch điện như hình 4.6. Nếu tăng R_E lên gấp đôi. Tìm
    a. $S(I_{CO})$
    b. $S(V_{BE})$
    c. $S(\beta)$
    d. Tìm sự thay đổi của dòng I_C khi nhiệt độ thay đổi từ 27°C lên 77°C. Biết transistor có I_{CO} là 0.2μA.
    e. Hãy so sánh kết quả của bài 22 và 23 rút ra kết luận.

❖ Thiết kế mạch

24. Cho mạch khuếch đại phân cực theo kiểu định dòng có điện trở R_E hãy thiết kế mạch sao cho transistor vừa đạt trạng thái bảo hòa I_{Csat}=10mA. V_{CC} = +12V, transistor có β=100.

25. Cho mạch khuếch đại phân cực theo kiểu phân áp có R_E=470Ω và tụ C_E, R_C=2KΩ . Hãy thiết kế mạch sao cho transistor có Q nằm chính giữa đường tải ACLL. V_{CC} = +12V, transistor có β=100.

26. Cho mạch khuếch đại phân cực theo kiểu phân áp có R_E=470Ω và tụ C_E, R_C=2KΩ, R_L=2KΩ được nối với ngõ ra của mạch khuếch đại thông qua tụ liên lạc C_C . Hãy thiết kế mạch sao cho transistor có Q nằm chính giữa đường tải ACLL. V_{CC} = +12V, transistor có β=100.

27. Cho mạch khuếch đại phân cực theo kiểu phân áp có R_E=470Ω và tụ C_E, R_C=2KΩ, R_L=2KΩ được nối với ngõ ra của mạch khuếch đại thông qua tụ liên lạc C_C . Hãy thiết kế mạch sao cho transistor có Q nằm chính giữa đường tải DCLL. V_{CC} = +12V, transistor có β=100.

BÀI TẬP CHƯƠNG 6

JFET

❖ **Mạch phân cực cố định:**

1. Cho mạch như hình 6.1. tìm Q.
2. Cho mạch như hình 6.2. Tìm Q và V_{GG}



(6.1)



(6.2)

❖ **Mạch tự phân cực:**

3. Cho mạch như hình 6.3. Tìm Q.
4. Cho mạch như hình 6.4. Tìm Q.



(6.3)



(6.4)

❖ **Mạch phân cực phân áp:**

5. Cho mạch như hình 6.7. Tìm Q.
6. Cho mạch như hình 6.6. Tìm Q.



(6.7)



(6.6)

D_MOSFET

7. Cho mạch như hình 6.7. Tìm Q.
8. Cho mạch như hình 6.8. Tìm Q.



(6.7)



(6.8)

E_MOSFET

9. Cho mạch như hình 6.9. Tìm Q.
10. Cho mạch như hình 6.10. Tìm Q.


22 V
1.2 kΩ
I_{D_Q}
1 MΩ
+
V_{DS_Q}
−
+
V_{GS_Q}
−
0.51 kΩ
$V_{GS(Th)}$ = 4 V
$V_{GS(on)}$ = 7 V
$I_{D(on)}$ = 5 mA

(6.9)


24 V
2.2 kΩ
10 MΩ
I_{D_Q}
$V_{GS(Th)}$ = 3 V
$I_{D(on)}$ = 5 mA
$V_{GS(on)}$ = 6 V
+
V_{GS_Q}
−
6.8 MΩ
0.75 kΩ

(6.10)

BÀI TẬP CHƯƠNG 7

Phần I: BJT

❖ CE

1. Cho mạch như hình 7.1 hãy tìm:
   a. r_e
   b. Z_{in}, Z_o.
   c. A_V, A_i.
2. Cho mạch điên như hình 7.2 tìm
   a. r_e
   b. Z_i, Z_o
   c. A_V, A_i.
3. Cho mạch điện như hình 7.3, tìm:
   a. r_e
   b. Z_i, Z_o
   c. A_V, A_i.
   d. Viết phương trình và vẽ đường tải DCLL và ACLL trên cùng một trục tọa độ. Tìm maxswing(i_{cp-p}).
   e. Hãy hiệu chỉnh R_{B1} hay R_{B2} để tầm dao động của tín hiệu ra đạt cực đại.

4.
5.
6.
7.
8.
9.



Hình 7.1



Hình 7.2



Hình 7.3

4. Cho mạch điện như hình 7.4, tìm:
   a. r_e
   b. Z_i, Z_o
   c. A_V, A_i.
5. Cho mạch điện như hình 7.5, tìm:
   a. r_e
   b. Z_i, Z_o
   c. A_V, A_i.
6. Cho mạch điện như hình 7.6, tìm:

a. r_e

b. Z_i, Z_o

c. A_V, A_i.



Hình 7.4



Hình 7.5

❖ CC

7. Cho mạch điện như hình 7.7, tìm:

a. r_e

b. Z_i, Z_o

c. A_V, A_i.



Hình 7.6



Hình 7.7

❖ CB

8. Cho mạch điện như hình 7.8, tìm:

a. r_e

b. Z_i, Z_o

c. A_V, A_i.

9. Cho mạch điện như hình 7.9, tìm:

a. r_e

b. Z_i, Z_o

c. A_V, A_i.



Hình 7.8



Hình 7.9

❖ CE các dạng còn lại.

10. Cho mạch điện như hình 7.10, tìm:
    a. r_e
    b. Z_i, Z_o
    c. A_V, A_i.
11. Cho mạch điện như hình 7.11, tìm:
    a. r_e
    b. Z_i, Z_o
    c. A_V, A_i.



Hình 7.10



Hình 7.11

12. Cho mạch điện như hình 7.12, tìm:
    a. r_e
    b. Z_i, Z_o
    c. A_V, A_i.
    d. A_{VS}
13. Cho mạch điện như hình 7.13, tìm:
    a. r_e
    b. Z_i, Z_o
    c. A_{VNL}, A_{VL}, A_i.
    d. A_{VS}

e. Nếu tín hiệu vào là $v_i = 2\sin 1000t$ (mV) thì tín hiệu ra sẽ có phương trình như thế nào. Vẽ dạng sóng tại các cực của transistor và dạng sóng ra



Hình 7.12



Hình 7.13

14. Cho mạch điện như hình 7.14, tìm:

a. r_e

b. Z_i, Z_o

c. A_V, A_i.

d. A_{VS}

e. Viết phương trình và vẽ đường tải DCLL và ACLL trên cùng một trục tọa độ. Tìm maxswing($v_{op\text{-}p}$). Từ đó hãy suy ra biên độ tín hiệu vào tối thiểu để tín hiệu ra không bị méo.

f. Hãy vẽ dạng sóng tại các điện cực của transistor và ngõ ra khi tín hiệu vào có dạng sin.



Hình 7.14.

Phần II: FET (JFET)

15. Cho mạch điện như hình 7.15, tìm:

a. g_m

b. Z_i, Z_o

c. A_V.

16. Cho mạch điện như hình 7.16, tìm:

a. g_m

b. Z_i, Z_o

c. A_V.



Hình 7.15



Hình 7.16

17. Cho mạch điện như hình 7.17, tìm:

a. g_m

b. Z_i, Z_o

c. A_V.

18. Cho mạch điện như hình 7.18, tìm:

d. g_m

e. Z_i, Z_o

f. A_V, A_{VS}.



Hình 7.17



Hình 7.18